EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

54069392

PUBLICATION DATE

04-06-79

APPLICATION DATE

14-11-77

APPLICATION NUMBER

52137057

APPLICANT: NEC CORP;

INVENTOR:

SAKAMOTO MITSURU;

INT.CL.

H01L 27/04 H01L 29/78

TITLE

SEMICONDUCTOR INTEGRATED CIRCUIT

ABSTRACT:

PURPOSE: To shorten the rise time of an inverter by using a floating gate MOFET in the load side of the inverter when MOSFET is integrated in a semiconductor chip to constitute an inverter circuit.

CONSTITUTION: Thick SiO₂ or Si₃N₄ insulating film 102 is caused to adhere to the circumference part on P-type Si substrate 101, and an inverter driving-side MOSFET consisting of source and drain regions 103 and 104 and gate insulating film 105 is formed on the surface of substrate 101 surrounded by film 102, and electrodes are provided in these regions. After that, when a load-side drain region 104, and electrode 107 is made common. Next, drain region 110 and gate insulating film 112 are provided, and electrodes are fitted to them respectively and are covered with insulating film 14. Thus, the floating gate element is connected to the driving- side element, thereby constituting an inverter.

COPYRIGHT: (C)1979,JPO&Japio

ISDOCID: <JP

354069392A AJ >

(9日本国特許庁(JP)

①特許出願公開

⑩公開特許公報 (A)

昭54—69392

①Int. Cl.²H 01 L 27/04H 01 L 29/78

識別記号 ◎日本分類

99(5) H 0 99(5) E 3 庁内整理番号 〇公開 昭和54年(1979)6月4日

7210-5F 6603-5F

発明の数 1 審査請求 未請求

(全 5 頁)

60半導体集積回路

21)特

願 昭52-137057

図出 願 昭52(1977)11月14日

⑩発 明 者 坂本充

東京都港区芝五丁目33番1号日本電気株式会社内

加出 願 人 日本電気株式会社

東京都港区芝五丁目33番1号

個代 理 人 弁理士 内原晋

明細 書

1. 発明の名称 半導体集積回路

2. 特許請求の範囲

半導体チップ内にM 0 8 電界効果トランジスタを集積してインパータ回路を構成する半導体集積 回路において、M 0 8 電界効果トランジスタを使用してなるインパータ回路の負荷側に浮遊ゲート M 0 8 電界効果トランジスタを使用するととを特徴とする半導体集積回路。

3. 発明の詳細な説明

本発明は半導体チョブ内に当 0 8 電界効果トランジスタを果積してインパータ回路を構成する半導体集積回路に関する。

MOS電界効果トランジスタを用いる集積回路 に於いて彼MOS電界効果トランジスタは一般に、 そのチェンネル領域をエンハンスメント・モード、

,ションモードで作動させる。それ故、 数 ¥ 0 8 電界効果トランジスタを用いるインパー タは負荷側トランジスタをエンハンスメントモー ドまたはディブレッションモードで 私動質トラ ングスタをエンハンスメントモードで作動させる かまたは負荷側にオーミックな抵抗を賠無するの が一般的である。これ等の各インパータに関し、 それぞれの特徴を述べるなら以下の如くになる、 即ち、負荷俣トランジスタをエンハンスメントモ ードで作動させるインパータでは回路構成に較負 荷偶トランジスタのゲート電極とドレイン電極を 結譲して使うのが一般的である。との場合、負荷 個トランジスタのソース側に出力されるインパー **メの最大電圧は電源電圧からしきい値電圧だけ差** し引いた値となる。次に、負荷貨トランジスタを デブレッションモードで作動させる場合、数 MOB 世界効果トランジスタのゲート電極はドレイン電 板またはソース電板と結線して用いられるが、後 者の方法がより一般的である。そして、との時の ソース個に出力されるインパータの最大電圧は電

1(

1!

原笔圧に等しくなる。最後にインパータの負荷側 にオーミック抵抗を入れる場合良好なインパータ の伝達特性曲線を得るためには非常に高抵抗の材 質を必要とする。このためにインパータの負荷側 にオーミック抵抗を入れる方式は M 0 8 電界効果 トランジスタを使用する集積回路には余り採用さ れない。

以上に述べた如く、MOB電界効果トランジス タを用いるインパータは大別して3種類となるが、 その中で、インパータの伝達特性曲線、データ出 力立ち上がり時間 等を考えた場合、負荷側にデ ィブレッションモードのMOB電昇効果トランジ スタを使用する方式が一番優れている。しかし、 取インパータでは、他の方式に較べ製造工程が増 える。又、放方式では、負荷側のMOB 能界効果 トランジスタのゲートとデータ出力部を結線して 使用するためにデータ出力部の容量に必然的に酸 ゲート容量が付加される。とのため、先述したデ - タ出力の立ち上がり時間の短縮化は制限されて いる。又、上述したインパータの負荷側にHOB

特開昭54- 69392(2)

10

15

10

15

電界効果トランジスタを使用する方式は当負荷側 ¥ O B トランジスタをエンハンスメントモード、 ディブレッションモードのいずれを使りにしても、 鉄 M O B 電昇効果トランジスタのゲート 部に 電極 配根を施す必要がある。

本発明はかかる負荷倒MOB電界効果トランジ スタへのゲート配線を収り除き、ICの高条機化 を容易にすると共に負荷側MOB電炸効果トラン ジスタモディブレッション型にした時みられる 出力個への負荷側ゲート容量の付加を取り除き、 インパータの立ち上り時間をより縮少化するもの. である。又、インパータの負荷側トランジスタの 電流容量を決める要素を従来のものに収べ一つ増 やし、負荷飼トランジスタの製作及び使用の自由 度を上げるものである。

本発明は、半導体チップ内にMOB電昇効果ト ランジスタを集積してインパータ回路を構成する 半導体集横回路において、インパータの負荷側に 浮遊ゲートMO8電界効果トランジスタを使用す ることを特徴とする。

との時、当浮遊ゲートにはイオン注入等の技術 にて、前もって任意の電荷量を封入し、ゲートを 帯電させる。

本発明を実施例で説明する。

以下の実施例の説明はエンハンスメント型リテ + ンネル M O B 電界効果トランジスタの場合につ いて行うが、アチャンネルMO日産界効果トラン ジスタの場合も全く同様に実面できる。

第1図は本発明の1実施例の断面図である。 導電型がP型のシリコン基体101の表面部に 厚いシリコン酸化膜、又はシリコン塩化膜等の絶 農物質102を作る。これ等の絶験物質102に 囲まれたシリコン条体表面部にインパータの脳動 ∰ M O S 電界効果トランジスタを作裂し、鮫トラ ンジスタのソース領域、ドレイン領域、ゲート絶 縁媄、ソース電値、ドレイン電極ダート電極をそ nen103, 104, 105, 106, 107, 108(108')とする。ここで、これ等の M 0 8 電界効果トランジスタは公知の方法にて作。 裂すればよい。また、ゲート電極108、108′

は、荷れもゲート電極であるが別様の材料を使う ものとする。例えば、108をアルミニウムで108′ を高機度不純物をドープしたポリシリコン金属で 作り108~ 部表面は例えばシリコン酸化痰等の 絶縁物質109で覆う。次に、インパータの負荷 個のMOB電界効果トランジスタは、胶トランジ スタのソース領域を先述した駆動側MOB電界効 米トランジズタのドレイン領域104と共盛にし、 ソース電価は鉄ドレイン電極に共通に107とす る。また、放負荷側NOBトランジスタのドレイ ン領域、ドレイン電磁110、111とそれぞれ 形成し、ゲート絶縁膜112のゲート電低113 はこの場合、絶縁物質114でもって、外部と完 全に逃断する。このようにして、103をソース、 104をドレイン、108をゲートする収動 (MMOS) 電界効果トランジスタに、104をソース、110 をトレイン、113を母遊グートとする母遊グー トMOB電界効果トランジスタが接続される。と の時、該ゲート 直振113内にはイオン注入等の 技術により任意の電気量を住入し、帝電させてか

-514-

3NSDOCID: <JP 354069392A I > く。かくして、本発明のインパータは構成される。 次に本発明のインパータの動作方法について説 明する。

第2回は第1回のインパータの等価回路図である。

鉄インパータの回路構成は駆動側 M O B 電界効果トランツスタ201 に入力電源(▼1 n) 202 を接続し、数トランツスタのソース調を振地する。次に、負荷側 M O B 電界効果トランジスタとして浮遊ゲート M O B 電界効果トランジスタ203のソース側を駆動側 M O B 電界効果トランジスタのドレイン側に、又、ドレイン側を電源(▼06)204に接続する。この時、負荷側及び駆動側 M O B 電界効果トランジスタの基板は、任意の電圧(Vaub)205に印加されているものとする。ここで、浮遊ゲート M O B 電界効果トランジスタのゲートには前もって(1)式

スタの実効テャンネル長、及びテャンネル権を示す。この出力電位が振地電位の時の呼遊ゲートMOB 電界効果トラングスタ203のゲート電位を(I) 女で示される電圧 V に予めテャージアップしておけば、次に入力電圧 V 1 を他レベルにし、脳物質トラングスタ201を0 P アにすれば、出力電圧 V 0 を急増すると共に、負債領トランジスタ203の件級ゲートの電位も(B) 式で以って急増する。これは、停료ゲート H 0 B 電界効果トランジスタ

▼ 6 = ▼ + ▼ 0 (3)

のゲート 地歌減谷 世を介する Pay ゲートと♥ ○ の間のカップリングのためである。 このために出力 電位に位らず、少なくともは M ○ 8 トランジスタ 2 ○ 3 のソース側のティンネル域の表面は反転し 建筑(▼ cb 1) 2 ○ 4 と場近し、出力▼ ○ の最大 電圧は▼ cb 1 となる。 この点、当インパータは先 に述べた如く、 負債 質M ○ 8 電界効果トランジス タをディブレッション並で使うインパータと 内類 である。 例えば本発明のインパータの負債回根は、 はディブレッション 2 の負債 由級に近く、 定覧機 特開昭54- 69392(3)

10

15

10

位面最当りのゲート膜容量、▲はゲート面積、▼ は酸浮遊ゲート M O 8 電界効果トランジスタのソ ース 偶を接地した時のしきい値電圧 ▼ta以上の任 意の電圧である。ことでしきい値電圧 ▼taは(2)式 で以って表わされる。

Vth=Ves+29+ +~2EstEoqNeub(120f1+|Veub)

ことに、VFBはシリコンとゲート電体間のフラットパンド電圧、 ちょ はシリコンのフェルミレベル、 Esi、Eoは シリコンの比跡電率、真空の跡電率、 q、 Meubはそれぞれ、電気栄量、シリコン茶板の不純物機関、 Co はゲート熱線膜の単位面積当りの容量である。

本発明のインパータの収動網トランジスタのダートに矩形パルスマ1 n が入った時、V1 n が高レベルで駆動機のトランジスタ201を0 M にすれば(Vo)206は低レベル即ち接地電位に下がる。この時の立ち下がり時間は一般に駆動網トランジスタ201の▼/Lを大きくとるため短い。ことで1、▼はそれぞれM0日電圧効果トランジ

型の負荷特性を示す。

第3回はインパータの伝達特性を制定する回路 図、第4回は本発明のインパータの伝達特性自縛 図である。

第4図に示す如く、インパータの伝達特性曲線。 も欧ディブレッション型のインパータと同様となっ る。第3図に示した曲線は 🕬 を任意として示し た。但し、 $\beta R = \beta_I / \beta_L$ 、 β_I 、 $\beta_L = T/L$ 、 ととで、 A、 T、 は負荷例又は彫動物の M O B 電 **非効果トランジスタの実効チャンネル長及びテャ** ンネル長及びテャンネル艦を示す。一般に、当身に 値が大きい桜、跛インパータの伝達特性曲線は急 唆なカーブを進き、継音マージンは大きくなる。 また、本発男に於いては、(1)式で扱わされる母弟 ゲートへの帯電量&を制御するととにより、肌 と等価の働きを行うことができる、即ち、放り金 を下げることにより、 廴 を小さくしたと何じ盼 きを生ぜしめ、 点:値を上げることが可能となる。 以上就明したように、本発明に於けるインパー タは負荷側×OB電界効果トランジスタのゲート

-515--

OCID: <JP 354069392A 1 >

電極配線を取り絞ぎ、I 0 の集積度を同上させる と共に出力信号の立ち下がり時間の短縮を可能と すると共にβに 個の制御をより広い範囲で容易に する。

上記実施例はエンハンスメント型のドチャンネルMOB型電界効果トランジスタの場合について 説明したが、PチャンネルMOB電界効果トラン ジスタの場合も全く同様であり、また、ディブレッション型の場合でも全く同様である。

4. 図面の簡単な説明

第1図は本発明の1実施例のインパータの断面 図、第2図は第1図のインパータの等価回路図、 第3図はインパータの伝達特性を創足する回路図、 第4図は本発明のインパータの伝達特性曲線図で ある。


101……シリコン茶体、102……厚い 絶縁 膜、103…… 収動 例 M O B 電界効果トランジス タのソース領域、104…… 枢動 例 M O B 電界効 来トランジスタのドレイン領域、105…… 駆動

特開昭54- 69392 (4)


個 M O 8 電界効果トランジスタのゲート 減、
1 0 6 ……駆動 例 M O 8 電界効果トランジスタの
ソース電極、1 0 7 …… 配動 例 M O 8 電界効果ト
ランジスタのドレイン電低、1 0 8、1 0 8′ …
… 必動 例 M O 8 電界効果トランジスタのゲート 電
低、1 0 9 …… 絶縁 膜、1 1 0 …… 負 初 例 M O 8
電界効果トランジスタのドレイン 例 域、1 1 1 …
… ドレイン電低、1 1 2 … … ゲート 膜、1 1 3 …
… ゲート 電低、1 1 4 … … 絶縁 膜、2 0 1 … … 駆
動 例 M O 8 電界効果トランジスタ、2 0 2 …… 入
力 電圧、2 0 3 …… 負 荷 倒 浮 遊 ゲート M O 8 電界
効果トランジスタ、2 0 4 …… 電源、2 0 5 ……
基 板 印 加 電 圧、2 0 6 … … 出力電圧。

代理人 弁理士 内 原





第1团



第2区

-516-

.SDOCID: <JP 354069392A 1 >

特開昭54- 69392(5)

